搜索结果: 1-11 共查到“电子科学与技术 IP核”相关记录11条 . 查询时间(0.306 秒)
南京航空航天大学电子线路课件第十三章 SoC设计与IP核重用技术
南京航空航天大学 电子线路 课件 第十三章 SoC设计与IP核重用技术
2016/11/16
南京航空航天大学电子线路课件第十三章 SoC设计与IP核重用技术。
IP核，SoC设计绕不过的槛.doc（图）
IP核 oC设计 突破
2011/10/31
IP是“Intellectual Property”的简称，而“IP核”是指集成电路设计中预先设计、验证好的功能模块，具有“性能强大、技术密集程度高、知识产权集中、商业价值昂贵”等特点，因而成为了集成电路设计产业中的最关键产业要素和竞争力体现，而以IP核复用、软硬件协同设计和超深亚微米/纳米级设计为技术支撑的SoC（片上系统/单芯片，System on Chip）也已成为当今超大规模集成电路的主流...
该文基于65 nm CMOS低漏电工艺，设计了一种用于触摸屏SoC的8通道10位200 kS/s逐次逼近寄存器型(Successive Approximation Register，SAR) A/D转换器(Analog-to-Digital Converter，ADC) IP核。在D/A转换电路的设计上，采用“7MSB (Most-Significant-Bit) + 3LSB (Least-Si...
卫星/有线数字电视接收IP核
卫星 有线数字电视 接收IP核
2008/12/18
课题结合数字电视系统芯片SOC设计平台开发的需要，研究数字电视信道解调接收功能模块的IP设计和验证技术，将有线数字电视与卫星数字电视解调过程中涉及到的核心模块进行IP化设计，形成自主知识产权的面向数字电视SOC设计的IP核库。
HDLC协议控制器IP核的设计与实现
HDLC协议 IP核 Verilog HDL语言
2008/12/4
介绍了HDLC协议控制器的IP核方案及实现方法，分别对发送和接收模块进行了分析，给出了仿真波形图。该设计采用Verilog HDL语言进行描述，用ModelSim SE 6.0进行了功能仿真。
开放性32位RISC处理器IP核的比较与分析
开放性IP 核 性能比较 Dhrystone 2.1
2008/12/1
比较和分析了LEON2，OpenRISC1200，NiosII 等3 种开放性RISC 处理器IP 核的结构特点， 然后分以三种处理器为核心在FPGA 平台上构建了一个评测系统， 采用Dhrystone 2.1 基准测试程序评测了它们的性能最后在0.18um 的CMOS工艺下进行了综合， 给出了它们在ASIC 平台下面积和频率的比较。
高性能CPU和SOC关键设计技术及开发环境研究——集成电路IP核评测技术
CPUSOC 芯片设计
2008/10/30
该课题研究的最终目的是建立一个完整的软件、硬件验证和评估环境，使得各类IP可以良好地嵌入该平台，利用被测用户提供的各种状态参数（如：温度、电压等）和测试激励等数据、设置平台所处状态，再根据IP可重用性标准的相关要求进行评测，并且能够快速、有效地得出评测结果。
重要技术标准研究专项“集成电路IP核技术标准研究”
IP核 集成电路
2008/10/30
该课题建立了我国IP标准体系；制定了重要IP标准，以及引进重要国际IP标准；建立了自主产权的IP标准，并为以后上升为国际标准打下基础；参与国际IP标准的制定课题完成后，将建立IP标准体系，并制定5～10项重要IP标准；对制定的重要IP标准，通过SoC样片的设计，进行实际验证。
哈尔滨工业大学叶以正和喻明艳教授参加首次电子行业集成电路IP核标准宣贯会
哈尔滨工业大学 电子 集成电路
2006/9/30
2006年9月21日在电子信息产品管理司的推动下，由中国半导体行业协会主办，信息产业部软件与集成电路促进中心（以下简称CSIP）承办的11项集成电路IP核电子行业标准宣贯会在北京召开。来自中国半导体行业协会、信产部集成电路IP核标准工作组、北京集成电路设计园有限公司、CSIP、北京集成电路产业化基地的集成电路设计企业的30多名代表参加了会议。