搜索结果: 1-5 共查到“通信传输技术 FPGA”相关记录5条 . 查询时间(0.072 秒)
动态相位调整技术在FPGA中的设计与实现
动态相位调整 位偏移 字偏移
2009/8/4
提出一种基于FPGA的动态相位调整实现方案。在高速数据传输接口中，由于数据窗缩小以及传输路径不一致，造成数据和时钟信号在FPGA的接收端发生位偏移和字偏移。动态相位调整技术根据当前各数据线物理状态，对各信号线动态进行去偏移操作，克服了静态相位调整中参数不可再调的缺点，使接口不断适应外部环境的变化，从而保证数据的可靠传输。
基于DDS和FPGA技术的高动态扩频信号源的研究
扩频 DDS FPGA
2009/8/4
提出一种基于DDS和FPGA技术的高动态扩频仿真信号源的实现方案。采用了DDS技术的芯片AD9854和AD9850,能够模拟多普勒频移,实现高动态环境仿真。载波中心频率变化范围达到100kHz,变化率1.8kHz/s。
单驱动实现和多驱动实现是FPGA中单向互连通道的两种实现形式。该文讨论了二者在版图面积、延时等方面的差异，以及它们各自对通道结构的限制。提出在互连结构中将两种实现形式进行组合。并给出一种有效的结构设计方法，通过两级优化得到了面积延时积最优情况下对应的互连线段长度组合方式以及互连实现形式组合方式。与其他结构相比，使用该文方法得到的50%长度为6的单驱动电路，25%长度为8的多驱动电路和25%长度为8...
高吞吐量低存储量的LDPC码译码器FPGA实现
LDPC码 译码器 Turbo结构译码算法
2009/1/30
针对规则(r, c)-LDPC码，设计了一种基于Turbo结构的FPGA译码实现算法，采用多路并行译单帧数据，多帧并行译码的结构，具有收敛速度快和存储量低的特点．为实现多路并行译单帧数据，首先将LDPC码划分成几个超码，并对每个超码内的单校验码采用并行BCJR算法．同时，为简化并行BCJR译码时的内部结构和控制单元的复杂度，提出一种修正的分圆陪集构造方法．在具体实现中，采用了3帧并行译码的结构来进...
突发通信中Turbo码的FPGA实现
Turbo码 FPGA Max-Log-Map算法 突发通信
2008/5/21
给出了低复杂度和低延迟的Turbo码编译码的FPGA实现方案，方案中分量码译码算法采用Max-Log-Map算法。基于提出的设计方案，在Xilinx的FPGA芯片上实现了帧长在64～1024之间可变的短帧长Turbo编译码模块。仿真和测试结果表明，该模块的误码率性能优良、译码延时较小、数据吞吐量大，可用于低信噪比条件下突发数据通信中的差错控制。